# METHOD FOR SEALING AND ELECTRICALLY CONNECTING LARGE QUANTITY OF ELECTRONIC DEVICES SIMULTANEOUSLY

Patent number:

JP6318625

**Publication date:** 

1994-11-15

Inventor:

ARUBUIN MIN UEI KON; JIEEMUZU CHIYUN KEI RAU;

SUTEIIBUN SHIN CHIYAN

Applicant:

**TRW INC** 

Classification: - international:

H01L21/66; H01L23/02; H03H3/08; H03H9/10;

H01L21/66; H01L23/02; H03H3/00; H03H9/05; (IPC1-

7): H01L21/66; H03H3/08

- european:

H03H9/10S; H03H3/08 Application number: JP19940007050 19940126

Priority number(s): US19930009530 19930127

Also published as:

EP0609062 (A1) US5448014 (A1)


CN1103203 (A) EP0609062 (B1)

CN1040385C (C)

Report a data error here

#### Abstract of JP6318625

PURPOSE: To obtain a method for effectively and electrically testing an electronic device by sealing it by joining a cover wafer to a substrate wafer. CONSTITUTION: A device substrate wafer 11 for supporting an electronic device 13 is preferably made of crystal and is covered with a cover substrate wafer 15 for forming a hermetic seal. The device substrate wafer 11 is mounted to the cover substrate wafer 15 by a grid 17. The semiconductor strip 17 is joined to the device substrate wafer 11 and the cover substrate wafer 15. In addition to joining the two substrates 11 and 15, the semiconductor strip 17 also functions to maintain the surface of the cover substrate wafer 15 while it is slightly separated from the surface of the device substrate wafer 11 where an electronic device 13 is arranged. A conductive path 19 is extended through the cover substrate wafer 15. A solder terminal related to the conductive path 19 is bonded to the solder terminal of the electronic device 13.



Data supplied from the esp@cenet database - Worldwide

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平6-318625

(43)公開日 平成6年(1994)11月15日

(51) Int.Cl.<sup>5</sup>

識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 21/66 H03H 3/08 Z 7630-4M 7259-5 J

審査請求 未請求 請求項の数22 OL (全 7 頁)

(21)出願番号

特願平6-7050

(22)出願日

平成6年(1994)1月26日

(31)優先権主張番号 08/009530

(32)優先日

1993年1月27日

(33)優先権主張国

米国(US)

(71)出願人 590002529

ティアールダブリュー インコーポレイテ

アメリカ合衆国 カリフォルニア州

90278 レドンド ピーチ スペース パ

(72)発明者 アルヴィン ミン ウェイ コン

アメリカ合衆国 カリフォルニア州

90026 ロサンゼルス イースト エッジ

ウェア ロード 902

(74)代理人 弁理士 中村 稔 (外6名)


最終頁に続く

## (54) 【発明の名称】 電子装置を大量に同時にシール及び電気接続する方法

#### (57)【要約】

【目的】 電子装置を大量に同時にシールしそして電気 的にテストする効率的な方法を提供する。

【構成】 電子装置、特に、表面音波装置をシールし電 気的にテストする新規で且つ効率的な方法であって、電 子装置のためのハーメチックシールされたパッケージを 形成しそして各装置を電気的にテストするコスト及びサ イズは、ウェハレベルにおける大量の同時のシール操作 及び電気的接続を使用すると共に、ハーメチックシール された導電性の経路穴をもつ基板を使用することによ り、公知技術に比して著しく減少され、そして細分化の 前にウェハブロープテスト技術での最終的な電気的テス トを使用することにより、更にコストの減少が果たされ るような方法。



### 【特許請求の範囲】

【請求項1】 電子装置を大量にシールしテストする方 法において、

- (a) 最初に、複数の導電性素子をもつカパーウェハ を、基板ウェハに支持された複数の電子装置上に整列
- (b) 次いで、次の両方を実行し、即ち、(i)上記整 列されたカパーウェハを基板ウェハに対して接合するこ とにより各電子装置をシールし、(ii)上記カバーウェ の間に電気的な連絡を形成し、そして
- (c) 最後に、複数のシールされた電子装置をテストす る、という段階を備えたことを特徴とする方法。

【請求項2】 上記段階(c)に続き、上記接合された ウェハを、テストされた電子装置を各々含む複数のシー ルされたパッケージに細分化するという段階を更に備え た請求項1に記載の方法。

【請求項3】 上記段階(b)(i)及び(b)(ii) の両方は、ウェハレベルにある間に本質的に同時に行う 請求項2に記載の方法。

【請求項4】 上記段階(c)は、ウェハブローブ電気 テスト技術を含む請求項3に記載の方法。

【請求項5】 上記カパーウェハは、上記基板ウェハの 熱膨張特性に類似した熱膨張特性を有する非導電性材料 より成る請求項3に記載の方法。

【請求項6】 上記基板ウェハは水晶でありそしてカバ ーウェハはガラスーセラミックである請求項5に記載の 方法。

【請求項7】 上記シール段階(b)(i)は、各電子 装置の周りにハーメチックシールを形成する請求項5に 30 記載の方法。

【請求項8】 上記カバーウェハの複数の導電性素子 は、上記電子装置を外部電気端子に接続するためのハー メチックシールされた導電性経路を備えている請求項? に記載の方法。

【請求項9】 上記シール段階(b)(i)は比較的低 い温度で実行され、その段階中に、カバーウェハが各電 子装置の周りにパターン化された半田ストリップのグリ ッドにより基板ウェハに取り付けられ、更に、上記グリ ッドのパターン化は上記シール段階(b)(i)の前に 40 行われ、そして更に、上記比較的低い温度は200℃未 満である請求項3に記載の方法。

【請求項10】 上記半田ストリップのグリッドは、基 板ウェハとカバーウェハとの間に分離を維持する請求項 9に記載の方法。

【請求項11】 上記シール段階(b)(i)は、ハー メチック固ー液相互拡散接合を形成する請求項9に記載 の方法。

【請求項12】 上記ハーメチック固-液相互拡散接合 は、ウェハの一方の上にパターン化された金のグリッド 50 との間に分離を維持する助けをする請求項10に記載の

と、2つのウェハの他方の上にパターン化されたインジ ウムグリッドとの間に形成され、更に、これらグリッド のパターン化は、上記シール段階(b)(i)の前に行 われる請求項11に記載の方法。

2

【請求項13】 上記細分化段階は、上記接合されそし てテストされたウェハを上記半田ストリップのグリッド の中心線に沿って細分化することを含む請求項9に記載 の方法。

【請求項14】 上記シール段階(b)(1)によって ハの導電性素子と、基板ウェハに支持された電子装置と 10 形成されたシールはハーメチックシールである請求項1 3に記載の方法。

> 【請求項15】 上記電子装置は、表面音波装置である 請求項14に記載の方法。

> 【請求項16】 請求項15に記載の方法により形成さ れた表面音波装置のための比較的小さくて表面取り付け に適合するハーメチックシールされたパッケージ。

【請求項17】 基板ウェハ及び複数の電子装置を備 え、これら電子装置は上記基板ウェハによって支持さ れ: 更に、上記電子装置の上で上記基板ウェハに対して 20 接合されたカパーウェハと:上記基板ウェハによって支 持された上記電子装置の各1つを、上記基板ウェハによ って支持された上記電子装置の他のものから分離するよ うに上記ウェハの少なくとも一方の上にパターン化され た接合材料のグリッドとを備え; 上記接合材料及び上記 カバーウェハは、ウェハレベルにおいて上記電子装置の 実質的に各1つに対するシールを形成する助けをし;そ して上記カバーウェハに複数の導電性素子を更に備え、 これらの導電性素子はウェハレベルにおいて上記電子装 置と電気的に連絡することを特徴とするウェハレベルパ ッケージ。

【請求項18】 上記基板ウェハ及び上記カパーウェハ の各々は、少なくとも1インチ巾である請求項17に記 載のウェハレベルパッケージ。

【請求項19】 上記シールはハーメチックシールであ り、上記カバーウェハは、上記基板ウェハの熱膨張特性 に類似した熱膨張特性を有する非導電性材料より成り、 そして上記カパーウェハの複数の導電性素子は、ハーメ チックシールされた導電性経路を備えている請求項17 に記載のウェハレベルパッケージ。

【請求項20】 上記電子装置は、表面音波装置である 請求項19に記載のウェハレベルバッケージ。

【請求項21】 後で半田取り付け手順において使用す るために上記ウェハの一方の外側に半田層を形成する段 階を、上記段階(c)の前に備えた請求項3に記載の方 法。

【請求項22】 多層グリッドを更に備え、上記半田ス トリップはこのグリッドの少なくとも1つの層より成 り、上記多層グリッドはバリア層を更に備え、このバリ ア層の少なくとも一部分は、基板ウェハとカバーウェハ 3

方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電子装置を大量に同時 にシール及び電気接続する方法に係り、より詳細には、 表面音波装置のための比較的安価なハーメチックシール されたパッケージを形成する新規で且つ経済効率のよい 方法に係る。

[0002]

【従来の技術】多くの電子装置は非常に繊細なものであ 10 り、環境中に存在する種々の潜在的にダメージを及ぼす 汚染物を含む苛酷な外界から保護する必要がある。ハー メチックパッケージは、このような保護を与える非常に 効果的な手段であると分かっている。ハーメチックパッ ケージのシールは気密のものである。公知のハーメチッ クパッケージは、金属、ガラス又はセラミックや、半田 又は溶接のようなシール手段から形成されている。非ハ ーメチックの構造体も、環境からの完全な分離を必要と しない電子装置にある程度の保護を与えるために使用さ れている。公知の非ハーメチックパッケージは、プラス 20 チックカプセル、モールド、ポッティング又はポリマシ ールを使用している。これまで、コストは高いが最大の 保護を与えるハーメチックパッケージの使用と、コスト は安いがある程度の保護しか与えない非ハーメチックパ ッケージの使用との間で妥協をすることが必要であっ た。ハーメチックパッケージのコストが高い理由は、こ のような構造体を形成する公知方法の次の例示的な説明 から明らかとなろう。

【0003】慣習的に、シールされるべき個々の電子装 置が最初に形成される。次いで、これらの電子装置は、 ハーメチックシールに適したパッケージであって、上記 したように金属及びガラス或いはセラミック部品で通常 形成されたパッケージの内部に取り付けられる。その 後、パッケージ内に配置された電気端子と電子装置自体 の端子との間で導電性ワイヤ又はリボンのボンディング が実行される。このような接続により各電子装置をパッ ケージ外部の領域と電気的に連通することができる。そ の後、プロジェクション溶接又はシーム溶接のような金 属ポンディング技術によってパッケージがシールされ る。最後に、各個々のパッケージ及び部品を電気的にテ 40 ストして電気的な仕様が判断される。このようなテスト が必要な理由は、製造中に行われる種々の工程により通 常は各ユニットの収率が100%未満に低下するからで ある。ハーメチックパッケージ化及び電気的なテストの ためのこれらの段階は、一般に、各電子装置ごとに個々 に(即ち、1つ1つ)行われている。

【0004】作業員が個々の電子装置ごとにこれら作業 を実行するコストに、パッケージ化のコストを加えたも のが、電子装置自体のコストを遙かに越えることがしば

クシールするあまり高価でない方法について認識された 必要性と、それらを経済効率のよい仕方で電気的にテス

トできる必要性とが長年にわたって存在している。更 に、組立体が複雑であるために、このような作業には不 所望にサイズの大きな装置を伴うことになる。

【0005】敏感な性質であるために使用に対してハー メチックパッケージされるのが好ましくそして上記した ように一般にパッケージされている電子装置の一例は、 表面音波(SAW)装置である。SAW装置は公知であ り、数十MHzないし1GHz以上で動作する非常に高 精度で且つ安定なパンドパスフィルタ及び発振器を含む 多数の種々の用途に非常に有用である。

【0006】環境汚染は、SAW装置を、それらが意図 された目的に対して役立たなくなるような点までしばし ば著しく機能不良にすることがある。例えば、SAW装 置の汚染は、音波の伝播速度を変化させると共に、SA W基板を通しての減衰を増大することがある。SAW装 置の場合に、速度が変化すると、周波数がシフトし、そ して減衰が増大すると、挿入ロスが増加する。従って、 伝播する表面音波エネルギーを反射するか、さもなくば それと干渉することのある汚染物がないように各装置の 表面を保つよう確保するために、各個々のSAW装置ご とにハーメチックパッケージが定常的に使用されてい

[0007]

【発明が解決しようとする課題】しかしながら、上記し たように、電子装置(例えば、SAW装置)をハーメチ ック式にカプセル化する公知の方法は、高価であると分 かっている上に、しばしば不所望にサイズの大きなユニ ットが形成されることになる。

【0008】それ故、本発明の主たる目的は、電子装 置、特に、表面音波装置をシールしそして電気的にテス トする新規で効果的な方法を提供することである。

【0009】本発明の別の目的は、特定の場合に電子装 置に対してハーメチックパッケージ又は非ハーメチック パッケージのいずれが所望されるかによってそのいずれ かを形成することのできる非常にコスト効率のよい方法 を提供することである。

【0010】本発明の更に別の目的は、サイズのコンパ クトな表面取り付けに適合する装置を形成する方法を提 供することである。

[0011]

【課題を解決するための手段】本発明は、電子装置を大 量にシール及びテストする方法であって、

- (a) 最初に、複数の導電性素子をもつカパーウェハ を、基板ウェハに支持された複数の電子装置上に整列
- (b) 次いで、次の両方を実行し、即ち、(i) 上記整 列されたカパーウェハを基板ウェハに対して接合するこ しばある。それ故、電子装置を外部環境からハーメチッ 50 とにより各電子装置をシールし、(ii) 上記カバーウェ

料を使用してもよい。

ハの導電性素子と、基板ウェハに支持された電子装置と の間に電気的な連絡を形成し、そして

(c) 最後に、複数のシールされた電子装置をテストす る、という段階を備えた方法を提供する。

【0012】出来上がったパッケージが、次のレベルの 組み立て手順中に行われるその後の半田取り付け作業に 対して都合よく準備されるようにするために、上記テス ト段階の前に、上記カパーウェハの外側に任意の半田被 覆を設けることができる。

【0013】更に、本発明は、上記方法により形成され 10 た表面音波装置用の比較的小さくて表面取り付けに適合 するハーメチックシールされたパッケージも提供する。

【0014】更に、本発明は、基板ウェハ及び複数の電 子装置を備えたウェハレベルのパッケージを提供する。 電子装置は基板ウェハによって支持される。電子装置の 上で基板ウェハに対してカバーウェハが接合される。基 板ウェハによって支持された電子装置の各1つを、基板 ウェハによって支持された電子装置の他のものから分離 するように、基板ウェハ及び/又はカバーウェハの上に 接合材料層(単独であるか又はパリア材料層のような1 つ以上の付加的な層を伴う)のグリッドがパターン化さ れる。接合材料及びカバーウェハは、ウェハレベルにお いて電子装置の実質的に各1つに対するシールを形成す る上で助けとなる。カパーウェハには、複数の導電性素 子が設けられる。これらの導電性素子は、ウェハレベル において電子装置と電気的に連通する。

## [0015]

【実施例】本発明によれば、電子装置用のハーメチック シールされたパッケージを形成しそして各装置を電気的 にテストするコスト及びサイズは、ウェハレベルにおけ 30 る大量の同時のシール及び電気的接続を使用し、そして 基板をハーメチックシールされた導電性の経路穴と共に 使用することにより、公知技術に比して著しく低減され る。更に、細分化の前にウェハプロープテスト技術での 最終の電気的テストを使用することにより、コストの低 減が果たされる。

【0016】先ず、図1、2及び3を参照して、本発明 を詳細に説明する。図1は、本発明の実施例によって構 成されたシールされたパッケージにおいて電子装置を示 している。図2は、カバー基板に取り付ける前の装置基 40 板を底部から見た図である。図3は、装置基板に取り付 ける前のカバー基板を上部から見た図である。

【0017】本発明の方法によって形成されそして添付 図面に示された電子装置を収容するハーメチックシール されたパッケージは、電子装置13を支持する装置基板 ウェハ11を備えている。装置基板ウェハ11は水晶よ り成るのが適当であり、電子装置13は、表面音波(S AW)装置である。装置基板ウェハ11は、ハーメチッ クシールを形成することのできるカパー基板ウェハ15

るのに適した材料は、ある主のセラミック材料である (特に適した材料はFOTOCERAM (コーニング・ ガラス社の商標)である)。これらの材料は本発明のパ ッケージに用いるのに特に良好であるが、他の適当な材

【0018】本発明のパッケージを形成するのにポリマ 材料を使用してもよい(例えば、基板ウェハを構成す る) ことに注意されたい。ポリマはハーメチックシール を形成するのに使用できると考えられていないが、一般 に安価であるので、特に魅力的である。ポリマ材料は、 ハーメチックシールされたパッケージを得ることができ ないが、ある粒子に対して良好な保護を与えることがで きる。従って、ハーメチックシールが必要とされない場 合にポリマ材料を使用するのが好ましい。

【0019】装置基板ウェハ11は、半田ストリップの グリッド17によってカバー基板ウェハ15に取り付け られる。半田ストリップ17は、図2及び3に各々示さ れたように、装置基板ウェハ11及びカパー基板ウェハ 15に接合される。2つの基板11及び15を互いに接 合するのに加えて、半田ストリップ17は、図1に示す ように、カパー基板ウェハ15の表面を、電子装置13 が配置された装置基板ウェハ11の表面から若干分離し た状態に保つようにも機能する。このような分離を助成 するために(即ち、基板ウェハ間の距離を制御するため に) 基板と半田との間にセパレータ材料の層を使用する こともできる。このセパレータ層はいかなる適当な材料 層で形成することもできる。分離の目的でセパレータの みが使用され、他の特定の性能要件が課せられない場合 には、それを形成する材料の選択はかなり広いものとな る。従って、セパレータ層をパリアとして作用させるこ とが所望される他の場合には、セパレータ/バリア層 1 8を図1に示すように使用することができる。本発明で は、任意の既知の材料を使用してパリア層を形成しても よい。例えば、パリア層を形成するのにタングステン又 はニッケルを使用することができる。又、2つ以上のセ パレータ/パリア層を使用できることも注意されたい。 図1及び上記説明から明らかなように、いずれかの基体 上に多数の層を形成することが意図され、即ち所望の目 的を達成するのに受け入れられる適当な公知の層材料を 使用し、ここに特に説明しない付加的な層を必要に応じ て使用することができる。

【0020】導電性経路(導電性貫通穴とも称する)1 9がカパー基板ウェハ15を貫通して延びている。この 導電性経路19に関連した半田端子21は、電子装置1 3の半田端子(ボンディングパッドとも称する)23に 接合される。経路19に対する電子装置13のこのよう な電気的接続は、シール作業が完了したときに2つの基 板ウェハ及び半田接合部により画成されたパッケージの 外部に電子装置を外部電気端子25により電気的に連通 で覆われる。このようなカバー基板ウェハ15を形成す 50 できるようにするのが望ましい。ハーメチックシールさ

れた装置を形成するために、導電性経路19はハーメチック性であるように構成される。図1に示す組み立てられた装置は、表面取付プロセスにおいてそのカバー側を下にして回路板上に配置することにより回路板に取り付けるのに適している。

【0021】セパレータ/バリア層18は、経路19の元素(例えば、ガリウム又は水銀)がユニットの他部分に達するのを防止するのに有用であることが注目される。

【0022】本発明は、図1ないし3に示して説明した 10シールされた電子装置を形成する非常に効率的で且つ効果的な方法を提供することが重要である。本発明により意図された方法を、図4ないし9について以下に説明する。

【0023】図4に示すように、カパー基板ウェハ15 は、最初に、装置基板ウェハ11に対して整列される。 (混同を避けるために、この点において、参照番号 1 1 及び15は、ウェハ基板が個々のユニットに細分化され る前(即ち、まだウェハレベルにある間)及びウェハ基 板が細分化されて、図1ないし3に示す単一の個々のパ 20 ッケージを形成した後の両方のウェハ基板に対する参照 文字として使用されることに注意されたい。)典型的 に、2枚の基板ウェハ11及び15の各々は、直径が3 インチである(が、それより小さくても大きくてもよい ことを理解されたい)。装置基板ウェハ11は、複数の SAWトランスジューサ31 (又は他の適当な所望の電 子装置)を支持する。カパー基板ウェハ15には、複数 のハーメチック導電性経路19が設けられ、装置基板ウ ェハ11のSAW装置31の各々に対応するように配列 される。このように、ウェハの整列は、SAW装置31 各々の接点が導電性経路19 (図4) に整列されるか又 はこれら経路に接続されたパッドに整列されるように行 われる。

【0024】次いで、カバー基板ウェハ15は、図5に示すように、適当な手段により装置基板ウェハ11に接合される。好ましくは、装置基板ウェハ11上でSAW装置の周りに予め形成されている金の半田ストリップ33のグリッドと、カバー基板ウェハ15上で経路接点19の周りに予め形成されているインジウム半田ストリップ35の同様にバターン化されたグリッドとの間に接合40が形成される。この接合は、金の層とインジウムの層の間に形成されたハーメチック固体液体相互拡散(SLID)接合であるのが好ましい。この接合は、以下に詳細に述べる。この接合により、SAW装置31のハーメチックシールが行われる。

【0025】上記した接合段階と同時に、装置基板ウェハ11のSAW装置31と、カバー基板ウェハ15の隣接する導電性経路19との間に電気的接続が行われる。図6に示すように、これにより得られる「サンドイッチ」ウェハは、従来の自動ウェハブローブステーション 50

41により、カバーの側から、所望の電気的仕様に対して電気的にテストすることができる。このテストは、ウェハレベルで(即ちウェハが個々のパッケージユニット

に細分化される前に)行われることに注意されたい。

【0026】図7を参照すれば、ウェハ11及び15は、その後、従来の基板細断ソー(図示せず)を用いて細分化される。これで、SAW装置を各々含むハーメチックシールされ、電気的にテストされそして細分化されたハーメチックパッケージ45が完成し、図8に示すように運搬の準備ができる。3インチ直径のウェハ対11及び15各々で、数百の装置を形成することができる。

【0027】出来上がったパッケージが、次のレベルの組み立て手順の間に行われるその後の半田取り付け作業に対して好都合に準備がなされるようにするために、テスト段階の前に、カバーウェハの外面に任意の半田被膜はメッキ又は波半田)を形成してもよい。半田被膜を設けることは、後でこのような次のレベルの組み立て手順において個々のユニットを使用することが所望されるときにパッケージのユーザが各個々のユニットに半田を設けなければならないことを防止する。ウェハレベルにある間にこのような半田被膜を設けることは、最終的に形成された多数の個々にユニット各々に対して半田被膜を付着する場合よりも相当に簡単であることが明らかであろう。外部端子25の外側に半田層又はプレートが適宜設けられる。

【0028】上記したプロセスでは、装置基板ウェハ11の熱膨張特性に厳密に合致する熱膨張特性を有した非導電性材料をカバー基板ウェハ15として選択するのが重要である。例えば、STカットの水晶ウェハを用いたSAW共振器は、結晶のX軸に13.7ppm/℃そしてX軸に垂直に10.2ppm/℃の直線的な熱膨張係数を有している。12ppm/℃の熱膨張係数をもつある形式のガラスーセラミック製品は、STカットの水晶ウェハに適度に合致する。このような適当な製品の1つは、例えば、FOTOCERAM(コーニング・ガラス社の商標)である。

【0029】更に、ハーメチックシールされたパッケージを形成することが必要な場合は、パッケージ内の電子装置13を外部に電気的接続するために、カバー基板ウェハ15がハーメチックシールされた導電性経路19をもつよう確保することが重要である。

【0030】又、上記プロセスに関しては、2枚のウェハ11及び15の接合を比較的低い温度で行い、それらの間の熱膨張特性の不一致により冷却時に生じる潜在的な熱応力を最小に保つことが重要である。更に、高い溶解温度で接合を形成し、いったん形成された接合がその後の組み立てプロセス(例えば、プリント回路板におけるその後の表面取付プロセス)において後で溶解しないようにすることも重要である。

【0031】これらの目標を満たすために、本発明で

は、基板ウェハの一方にパターン化された金のグリッド と、2枚の基板ウェハの他方にパターン化されたインジ ウムのグリッドとの間で接合を行うことが意図される。 図9は、水晶の装置基板に整列されたセラミックのカバ 一基板の断面を、それらにパターン化された半田グリッ ドによりこれら2つの基板を接合する前の状態で示して いる。好ましくは、処理の容易さのために、電子装置を 支持する基板ウェハに金のグリッドが形成され、そして カパー基板ウェハにインジウムのグリッドがパターン化 される。これらの2枚の基板ウェハ11及び15が乾燥 10 ガス(例えば、水素又は窒素)又は真空のもとに一緒に **入れられて加熱されたときには、インジウムが155℃** で溶解し、金との混合を開始する。金の密度が充分に高 い場合には、溶解物が層転移を通って固体となる(ジャ ーナル・オブ・ザ・エレクトロケミカル・ソサエティ、 第113巻、第12号(1966年12月)の第128 2ないし1288ページに掲載されたし、パーンスタイ ン著の「固-液相互拡散 (SLID) プロセスによる半 導体接合:1. システムAg-In、Au-In及びC u - In (Semiconductor Joining by the Solid-Liquid 20 -Interdiffusion (SLID) Process: 1. The Systems Ag-In, Au-In, and Cu-In)」を参照されたい)。この固体 がアニールされた後に、金とインジウムを適当な比(例 えば、インジウムの30ないし40重量%)にすると、 接合は400℃未満では溶解しなくなる。このような接 合溶解温度は、250℃未満である通常のプリント回路 板半田付け温度よりもかなり高いものである。

【0032】本発明の概念は、ハーメチックシールする 必要のない電子装置まで拡張できることに注意された い。このような場合には、更に処理が容易で及び/又は 30 13 電子装置 安価な材料を使用することができ、例えば、非ハーメチ ック経路を使用できると共に、ポリマ材料を基板に使用 することができる。又、電子的パッケージングの既存の 方法に代わって本発明を使用できることにも注意された 41

【0033】以上の説明は、主として本発明の好ましい

実施例を例示するもので、本発明をこれに限定するもの ではないことを理解されたい。従って、特許請求の範囲 に規定された本発明の精神及び範囲から逸脱せずに、種 々の変更や修正がなされ得ることが明らかであろう。

10

#### 【図面の簡単な説明】

【図1】本発明の実施例により構成されたシールされた パッケージにおいて電子装置を示した側面断面図であ

【図2】装置基板を、カパー基板に取り付ける前に、底 部から見た図である。

【図3】カパー基板を、装置基板に取り付ける前に上部 から見た図である。

【図4】シールされたパッケージ内に比較的小さな電子 装置を経済的に形成するのに有用な本発明の方法の処理 段階を示す図である。

【図5】図4に続く本発明の方法の処理段階を示す図で ある。

【図6】図5に続く本発明の方法の処理段階を示す図で ある。

【図7】図6に続く本発明の方法の処理段階を示す図で


【図8】図4ないし7に示した方法により形成されたシ ールされたパッケージ内の比較的小さな電子装置を複数 個示した図である。

【図9】装置基板に整列されたカバー基板を、本発明に よりそれらにパターン化された半田グリッドにより接合 する前の状態で示した側部断面図である。


#### 【符号の説明】


- 11 装置基板ウェハ
- 15 カパー基板ウェハ
- 17 半田ストリップ
- 18 セパレータ/パリア層
- 19 導電性経路
- 21、23 半田端子
- 25 外部電気端子

【図1】



【図2】





### フロントページの続き

(72)発明者 ジェームズ チュン ケイ ラウ アメリカ合衆国 カリフォルニア州 90503 トランス レッドピーム アベニ ュー 19515 (72)発明者 スティーヴン シン チャン アメリカ合衆国 カリフォルニア州 アル ハンブラサウス チャペル アベニュー 1144

(in 半田)35 (Nl パリア/セパレータ)

(Au) (TI/W 接着剤) (セラミック基板) 15 (導電性経路) 19